CPU
개요
CPU(Central Processing Unit, 중앙 처리 장치)는 컴퓨터 시스템의 핵심 연산 장치로, 프로그램의 명령어를 해석하고 실행하는 역할을 한다. CPU는 흔히 “컴퓨터의 두뇌”라 불리며, 모든 논리 연산과 제어를 담당한다.
CPU는 입력된 명령을 순차적으로 처리하여 연산 결과를 메모리에 저장하거나 주변 장치로 전달한다. 현대의 CPU는 수십억 개의 트랜지스터로 구성되어 있으며, 파이프라인, 캐시 메모리, 분기 예측, 멀티코어 등의 기술로 성능을 극대화한다.
기본 구조
CPU는 일반적으로 다음의 구성 요소로 이루어진다.
| 구성 요소 | 역할 |
|---|---|
| ALU (Arithmetic Logic Unit) | 산술 및 논리 연산 수행 |
| CU (Control Unit) | 명령어 해석 및 제어 신호 생성 |
| 레지스터 | 연산 임시 저장소 (초고속 메모리) |
| 캐시 메모리 | 자주 사용하는 데이터 저장 (L1~L3 캐시) |
| 버스 (Bus) | CPU ↔ 메모리/입출력 장치 간 데이터 전달 통로 |
| 클록 | 연산 속도 제어 (Hz 단위, 1초당 주기 수) |
명령어 처리 과정
CPU는 프로그램의 명령을 다음 순서로 처리한다.
- Fetch (인출) – 메모리에서 명령어를 읽음
- Decode (해석) – 명령어를 분석하여 제어 신호 생성
- Execute (실행) – ALU에서 연산 수행
- Write-back (기록) – 결과를 레지스터나 메모리에 저장
이 과정을 반복하는 루프를 명령어 사이클(Instruction Cycle) 이라 한다.
종류
| 구분 | 설명 | 예시 |
|---|---|---|
| 범용 CPU | 일반 컴퓨터용, 복합 연산 처리 | Intel Core, AMD Ryzen, Apple M3 |
| 서버 CPU | 고성능·다중코어 중심 | Xeon, EPYC, Ampere Altra |
| 모바일 CPU | 저전력 설계 중심 | Snapdragon, Apple A17, Exynos |
| 임베디드 CPU | 전용 제어용 | ARM Cortex-M, RISC-V MCU |
| 슈퍼컴퓨터용 CPU | 병렬 연산 중심 | Fugaku A64FX, POWER10, SPARC64 |
명령어 집합 아키텍처 (ISA)
CPU는 ISA에 따라 지원 명령어와 동작 방식이 다르다. ISA는 하드웨어의 “언어”이며, 어셈블리와 직접 대응한다.
| ISA | 구조 | 특징 | 주요 제조사 |
|---|---|---|---|
| x86 / x86-64 | CISC | 복잡 명령어 집합, 호환성 중시 | Intel, AMD |
| ARM | RISC | 저전력·고효율, 모바일 중심 | ARM, Apple, Qualcomm |
| RISC-V | RISC (오픈 ISA) | 오픈소스, 모듈형 확장 가능 | SiFive, StarFive |
| MIPS | RISC | 교육·임베디드용 | Imagination Technologies |
| POWER | RISC | 대형 서버용, IBM 주도 | IBM |
| SPARC | RISC | 과거 Sun Microsystems 계열 | Oracle |
마이크로아키텍처
ISA가 “명령 집합의 논리적 정의”라면, 마이크로아키텍처(Microarchitecture) 는 그 명령을 실제로 수행하는 구현 방식이다.
예시:
이들은 모두 서로 다른 마이크로아키텍처지만, x86이나 ARM ISA를 실행한다는 점에서는 동일하다.
현대 CPU 기술
| 기술 | 설명 |
|---|---|
| 파이프라인 | 명령어를 여러 단계로 나눠 병렬 처리 |
| 슈퍼스칼라 | 여러 명령어를 동시에 실행 |
| 분기 예측 | 프로그램 흐름을 예측하여 성능 향상 |
| Out-of-Order Execution | 명령어 순서를 동적으로 조정 |
| 멀티코어 | 여러 연산 코어를 병렬로 동작시킴 |
| Simultaneous Multithreading (SMT) | 스레드 단위 병렬 처리 (Hyper-Threading) |
| 캐시 계층 구조 | L1~L3 캐시로 접근 속도 향상 |
| 집적 회로 (IC) | 수십억 개의 트랜지스터 집적 |
| SoC (System on Chip) | CPU, GPU, 메모리 컨트롤러 통합 |
제조 공정
CPU 성능과 전력 효율은 반도체 공정 미세화에 크게 의존한다. 현대 공정은 나노미터 단위로 측정된다.
| 제조사 | 주요 공정 | 대표 제품 |
|---|---|---|
| TSMC | 3nm, 5nm | Apple M3, AMD Zen 5 |
| Intel | Intel 7, Intel 4 | Core Ultra, Xeon Emerald Rapids |
| Samsung | 4nm, 5nm GAA | Exynos 2400, Snapdragon 8 Gen3 |
CPU와 기타 프로세서 비교
| 구분 | CPU | GPU | FPGA | MCU |
|---|---|---|---|---|
| 목적 | 범용 연산 | 병렬 그래픽 연산 | 하드웨어 논리 구성 | 임베디드 제어 |
| 병렬성 | 낮음 (수 코어) | 높음 (수천 코어) | 구조적 병렬 | 낮음 |
| 수정 가능성 | 고정 | 고정 | 프로그래머블 | 고정 |
| 소비 전력 | 중간 | 높음 | 중간 | 낮음 |
| 언어 | C / C++ / Assembly | CUDA / OpenCL | Verilog / VHDL | C / Rust |
주요 제조사
- Intel – x86 CPU의 창시자
- AMD – x86 호환 CPU 및 GPU 통합 설계
- Apple – ARM 기반 M 시리즈
- Qualcomm – 모바일용 Snapdragon SoC
- Samsung Electronics – Exynos 시리즈
- IBM – POWER 아키텍처 유지
- SiFive – RISC-V 설계 선도 기업
현대 트렌드
- RISC-V의 급부상 – 오픈소스 아키텍처 확산
- AI Accelerator – NPU, TPU 등 신경망 연산 전용 칩
- Chiplet 구조 – 여러 다이 조합으로 확장성 향상
- SoC 통합 – CPU·GPU·메모리 컨트롤러 일체화
- 3D 패키징 – TSV 기반 적층형 구조 도입
- 보안 기능 – Secure Enclave, Intel SGX, AMD PSP
- 양자 프로세서와의 결합 연구 진행 중
같이 보기
참고 문헌
- David A. Patterson, John L. Hennessy, Computer Organization and Design (ARM & RISC-V Editions)
- Andrew S. Tanenbaum, Structured Computer Organization
- Intel Architecture Developer Manual Vol.1–3
- ARM Architecture Reference Manual (v9)
- AMD Zen 5 Architecture Whitepaper (2024)
- RISC-V Foundation Specification 2.2
- TSMC Process Technology Overview (2023)